مكتبة فرحات الهندسية

تركب بعض أجهزة الـ 1/0 على لوحة النظام في الحاسب IBM PC-XT وتتصل هذه الأجهزة بناقلة 1/0 الداخلية. وتشمل أجهزة 1/0 الداخلية على رقاقة التوقيت الثلاثية Triple Timer ورقاقة منافذ 1/0 الثلاثية Triple 1/0 Port ودائرة ربط لوحة المفاتيح Keyboard Interface ومشغل السماعة Speaker Driver وهناك وظيفة أخرى لقطاع 1/0 الداخلية هي منطق فك شفرة عنوان الـ (1/0 address decode logic) 1/0 تتركز دائرة فك عنوان 1/0 الداخلية حول الرقاقة 74LS138 وهي فاكك شفرة (واحد من ثمانية) وموقعها على لوحة النظام U66 كما هو مبين في شكل 22-5 تتصل خطوط دخل فك الشفرة الثنائية بخطوط ناقلة العناوين XA1, XA6, XA5 وتتصل خطوط تمكين فك الشفرة بخطوط ناقلة العناوين XA9, XA6 وخط تمكين العنوان AEN وينحصر مدى عناوين دائرة فاكك شفرة 1/0 الداخلية من 00H إلى 0FFH لأن G26, G24 يجب أن يكون منطق كل منهما منخفض لتمكين فاكك الشفرة. فعندما يكون أي من هذين الدخلين عند منطق عالي فإن فاكك الشفرة لا يتم تمكينه في هذه الحالة. كل خرج من مخارج فاكك الشفرة يكون لمجموعة من العنوان عددها 32 عنوان (20H) ويتضح ذلك من الجدول الآتي: لاحظ أن عناوين الـ 1/0 ...

بنيت دائرة المقاطعة حول الرقاقة INTEL 8259A Programmable Interrupt Controller. وكما سبق أن أشرنا فإن لهذه الدائرة ثماني مستويات من المقاطعة، فالمقاطعة هي أعلى مستويات المقاطعة أولوية بينما المقاطعة 7 هي أقلهم أولوية. وفي الحاسب IBM PC-XT خصص المستويين الأعلى أولوية (1,0) لوظائف داخلية فمستوى المقاطعة خصص لوظيفة ساعة الوقت الحقيقية Real-Time Clock Function. وتم توصيله بالقناة لرقاقة التوقيت. بينما يستخدم مستوى المقاطعة 1 للوحة المفاتيح فهو ينشط كلما تم الضغط على أحد مفاتيح لوحة المفاتيح. خصصت باقي مستويات المقاطعة استخدام الـ1/0 بصفة عامة وذلك عن طريق لوحات التحكم Controller. عند تشغيل الحاسب بتوصيله بمصدر الكهرباء فإنه يتم برمجة رقاقة حاكم المقاطعة عن طريق برنامج التمهيد Initialization Program الموجود بذاكرة الـ BIOS ROM وتستجيب رقاقة حاكم المقاطعة لعناوين الـ 1/0 في المدى 20H-3FH ومع ذلك فهي لا تحتاج إلا لعنوانين متعاقبين وهما 2IH, 20H أما باقي العناوين حتى 3FH فهي غير مفكوكة الشفرة بشكل كلي Not Fully Decoded لذلك يجب إهمالها. يمكن للمعالج الدقيق الوصول لرقاقة حاكم المقاطعة عندما ...

تتكون دائرة الـ dma في الحاسب ibm pc-xt من الرقاقات u51, td1, u52, u99, u18, u19, u17, 8237a (u35) تستخدم القناة channel 0 منفردة لإنعاش الذاكرة ram بينما القنوات الثلاث الأخرى للرقاقة channel 2, channel1 channel3 8237 فهي تستخدم لعمليات نقل 0 dma وطبعاً قبل القيام بأي عملية dma يجب تمهيد أو برمجة الرقاقة 8237 بواسطة المعالج الدقيق. ويمكن الوصول لمسجلات 8237 الداخلية بواسطة أوامر الـ (1/0 instructions) 1/0 فعناوين 8237 في المدى 000h-00fh فعند العنونة بأي من هذه العناوين فإن الطرف 11 للرقاقة 8237 سيكون منخفضاً ومنشطاً للخط dmacs كما هو مبين في شكل 19-5 وعندما يكون dma cs فعالاً ومعه xiow أو xior فإن المعالج الدقيق يصل لأحد المسجلات الداخلية للرقاقة u35 فيما يلي تسلسل عمل الدائرة استعن بالشكلين (20-5 19-5). 1- تنشيط أحد الخطوط rq0-drq2 يبدأ 8237 دورة. 2- تنشيط الخط hrq dma عند الطرف 2 بالرقاقة u99 والطرف 2 بالرقاقة u52. 3- ما سبق يؤدي إلى تحرير خط المسح للقلاب بالرقاقة u67 فيعمل على تنشيط خرج القلاب (الخط holda) فيدخل هذا الدائرة حالة انتظار حتى يدخل المعالج الدقيق حالته الغي...

حيث أن ذاكرة ram-1 المستخدمة في الحاسب من النوع ذاكرة ram ديناميكية، لذا فإنها تحتاج إلى دورات إنعاش بمعدل مرة كل 2 مللي ثانية على الأقل ولا تكون هناك حاجة لهذه الدورات في حالة دورات القراءة المتعاقبة من الـ rom، بينما في حالة قراءة الـ rom أو دورات الانتظار يكون غير مطلوب الوصول للذاكرة الـ ram لذا يمكن عمل دورات الإنعاش في هذه الحالات ولكي يتم أداء دورة إنعاش فيجب الوصول إلى 128 صف من الـ ram كل 2 مللي ثانية أو أقل. والدائرة المستخدمة هنا بسيطة جداً وتعتمد كلياً على الرقاقة (dma controller) 8237a-5 والرقاقة 8253 timer. يتم توليد إشارة طلب وصول مباشر للذاكرة (dma request) على الخط dreq0 بمعدل مرة كل 72 نبضة ساعة (clocks) أي كل 15 ميكرو ثانية ويتحدد هذا المعدل عن طريق الـbios ram والـ timer channel تبدأ دورة الإنعاش في لحظة أن تصل Channel 1 وقت الضبط المسبق للعد ( preset time count يصبح الطرف 13 برقاقة الـ u34 timer (عالي) بذلك ينشط طرف طلب الإنعاش (الطرف 11) بقلاب الرقاقة u67 وعند حافة الصعود لخرج الـ timer فإن الخرج q (الطرف 9) لقلاب الرقاقة u69 يصبح فعالاً (عالي) يسبب هذا حدوث...

يشتمل نظام ذاكرة الحاسب ibm pc-xt على 4 bits إضافتيه تستخدم لاختبار المطابقة. وهي بحيث كل byte من كل بنك من بنوك الـram له 1bit وتتكون دائرة اختبار المطابقة من الرقاقات u94, u96, u27, u99, u97, u83, u80 وطرف الخرج رقم 22 في الرقاقة u36 وتعتبر الرقاقة U94 (74ls280-9 bit) هي قلب دائرة اختبار المطابقة وتسمى هذه الرقاقة parity/generator/checker يظهر من شكل 16-5 أنه أثناء دورة قراءة الذاكرة يثبت الطرف 4 للرقاقة U94 عند منطق (منخفض) بواسطة الطرف 6 للبوابة u97 يسبب هذا أن طرف خرج المطابقة الزوجية (even) عند الرقاقة u94 يكون (عالي) عندما تكون الـdata bits زوجية (عدد الآحاد زوجي) بينما عندما تكون الـ Data bits فردية فإن طرف خرج المطابقة الزوجية يكون (منخفض). هذا ما يجعل المطابقة الفردية أن تكتب في ذاكرة الـ am فعلي سبيل المثال. نفرض أن bits ناقلة البيانات زوجية (أي 10001000) إذن فأن خرج البوابة u97 يصبح (عالي) وتكتب هذه الإشارة إلى رقاقة ram المطابقة لحظة أن تكون الإشارة we فعالة وتصبح الصورة الفعالة للبيانات في الـram هي 100010001 التي تعتبر مطابقة فردية بينما إذا كانت بيانات ناقلة البيانا...

يتم التوقيت الأساسي للـ ram عن طريق (TD1) TTL delay line. ويتم إشعال نظام الذاكرة عن طريق الإشارة xmemr أو الإشارة xmemw وتوضح هذه الإشارات أن المطلوب هو الكتابة أو القراءة كما هو مبين في شكل 13-5 علماً بأن شكلي 13-5 و 14-5 يوضحان أن الإشارات xmemr أو xmemw تولد إشارة ras الابتدائية. ويتم اختيار البنك (bank) عن طريق خطوط العنوان a17, a16 ويقوم خطي العنوان A17, a16 بتشغيل فاكك الشفرة واحد من ثمانية U65 لاختيار أحد بنوك الـ ram الأربعة. وفي هذه الأثناء يصل خطوط العنوان لرقاقات الـ Ram (الخطوط ma0-ma7) معلومات المواقع الثنائية الأدنى من العنوان وذلك عن طريق U79, U62 (quad 2-line to 1-line multiplexer) وبعد إمرارها بسقاطه كما هو مبين في شكل 14-5 بعد زمن 75 نانو ثانية فإن Td1 ينشط الخط add sel الموصل بكل من الـ (74ls158) U79,u62 multiplexers مما يسبب التحول من خطوط العنوان الأدنى أهمية إلى خطوط العنوان الأقصى أهمية. وبعد خمسون نانو ثانية أخرى (أي 125 نانو ثانية من البداية) فإن الخط addr sel يصبح غير فعال ويتسبب td1 في جعل الخط cas فعالاً من خلال u81 كما هو مبين في شكل 15-5 ع...

يتكون نظام الذاكرة في الحاسب IBM PC-XT من رقاقات الـ RAM وخط التأخير الزمني (Delay Line) TD1 والرقاقات U96, U94, U27, U79, U65, U81, U47, U48 كما هو مبين في شكل 9-5 وتستجيب الـ RAM الرئيسية بلوحة النظام لمدى العناوين من 00000H إلى 3FFFFFH أي الـ256K- byte الأولى من عناوين الذاكرة. الدائرة المنطقية المستخدمة هنا هي لفاكك شفرة واحد من ثمانية كما هو موضح يشكل 10-5 ويظهر في الشكل أنه قد تم توصيل أطراف الدخل G2, B, A في الرقاقة U48 بالأرضي. بينما تم توصيل الدخل C بخط العنوان A18 وخط دخل التمكين G2B بخط العنوان A19 وتم. توصيل خط دخل التمكين G1 بالإشارة DACKOBRD وهي إشارة الاعتراف بإنعاش الذاكرة (Memory Refresh Acknowledge ونرى من شكل 10-5 أن الإشارة RAM ADDR SEL تكون (منخفض) فقط عندما تكون إشارات كل من A18, A19 (منخفض) والإشارة DACKOBRD (عالي) ويتم اختيار الـ RAM الرئيسية فقط عند تحقيق الشروط السابقة. بنيت ذاكرة الـ RAM بلوحة نظام الحاسب IBM PC-XT في هذا النموذج الذي سنتناوله بالشرح من الرقاقات INTEL D4164 (46KX1-bit) وهي رقاقات RAM ديناميكية، شكل 11-5 يبين مخطط للرقاقة 4164 وحيث...

يتم الوصول إلى رقاقة ROM BIOS عن طريق أوامر القراءة. وتستجيب ذاكرة ROM BIOS لمدى العناوين من FE000H إلى 0 FFFFFH في النظام IBM PC-XT فإن الـ 65.536 bytes العليا من الذاكرة تم حجزها لرقاقات ROM الموجودة على لوحة النظام يتضح في شكل 8-5 أن خطوط العنوان من A16 إلى A19 قد تم توصيلها بمداخل بوابة NAND ذات أربعة دخول وتحتل هذه البوابة الموقع U64 وتولد هذه البوابة إشارة خرج (النقطة 1) التي تسمى ROM ADDR SEL وعندما يكون جميع الخطوط من A16 إلى A19 منطقها عالي فإن الإشارة ROM ADDR SEL تصبح فعالة (منطق منخفض) لمدى عناوين الذاكرة من F0000H إلى FFFFFH علماً بأن رقاقات ROM الموجودة في النظام IBM PC-XT هي رقاقات 8192 ذات حجم (8KX8) أو 9264 ذات حجم (8KX8) . ويلاحظ من شكل 8-5 أن عدد رقاقات الـ ROM ستة رقاقات وليس رقاقتين كما في نموذج اللوحة الأم الموضح المخطط الصندوقي لها في شكل 4-4 حيث يوجد نماذج أخرى للوحات أم بستة رقاقات 0ROM وشكل 8-5 يبين فك شفرة العنوان لحالة وجود ستة رقاقات ROM أحدهم خصصت كرقاقة احتياطية يستفيد بها المستخدم يتم اختيار كل رقاقة ROM على حدي بواسطة فاكك شفرة واحد من ثمانية (1-of-...

المعروف أن الحاسب لا يملك أي نوع من الذكاء الشخصي ولكنه يجب إخباره بما يجب عليه أن يفعله من خلال البرامج التي تعطي له وحيث أن ذاكرة الـ RAM لا تعمل إلا بوجود تغذية القدرة، لذا فهي عند بدء التشغيل تكون خاوية من أي تعليمات لذلك يجب الإست عانه بذاكرة الـ ROM ليكون مخزن بها برنامج التحميل أو التمهيد Loader/Initialization Program ويقوم هذا البرنامج ببدء وتحميل نظام التشغيل Operating System وبرامج أخرى متعلقة به ويسمى برنامج التحميل المخزون بذاكرة الـ ROM بالاسم ROM BIOS. وهي اختصار "نظام الإدخال/الإخراج الأساسي أي Basic Input Output System ويشتمل ROM BIOS بالإضافة إلى برنامج التحميل على برنامج POST أي (Power-On Self-Test Program) ويقوم هذا البرنامج باختبار النظام تحت ظرف توصيله بمصدر القدرة. ويشتمل ROM BISO أيضاً على برامج تشغيل أجهزة الـ 1/0 ذات اللغة المنخفضة المستوى. توجد بوحدة النظام IBM PC-XT رقاقات ROM أخرى تحتوى على برنامج مترجم لغة البيسيك الذي يسمى 0 Basic Compiler توضع رقاقة ROM BIOS في الموقع U33 على لوحة النظام.

تتكون مجموعة المعالج المركزي Central Processor من رقاقة المعالج الدقيق INTEL 8088 ورقاقة مولد نبضات الساعة 8284 ورقاقة حاكم الناقلة 8288 Bus- Controller وكما هو واضح في شكل 7-5. فإن وحدة الـ CPU تتكون من الرقاقة 8088 MPU والرقاقة 8087 Coprocessor والرقاقة 8259A Interrupt Controller والرقاقة 8284 Clock Generator والرقاقة 8288 Bus Controller يتم ربط مجموعة الـ CPU بباقي النظام من خلال ثلاث رقاقات لسقاطات عناوين ثلاثية الحالة Tristate Output Latch 74LS245 التي مواقعها هي U10, U9, U1 والرقاقة Bus Transceiver 74LS245 التي موقعها U6 تمد الرقاقة 8288 النظام بخطوط التحكم لكل من القراءة/ الكتابة من/إلى الذاكرة وأجهزة الـ1/0 يقوم 8284 بمد النظام بنبضات ساعة التوقيت (Timing Clock) وخطوط تحكم إعادة الضبط (Reset Control Lines) ويقوم أيضاً بتزامن توقيت الـ DMA تلتقط الرقاقة 8259A إشارات المقاطعة وتقوم بتحديد الأولوية وبناء عليه تحدد عنوان خدمة المقاطعة المناسب.

يستخدم الحاسب IBM PC-XT خمسة إشارات توقيت رئيسية هي: READY, RESET, PCLK, CLK88, OSC · الإشارة OSC: هي تردد البلورة الأساسي Fundamental Crystal Frequency وتنتج هذه الإشارة بواسطة المذبذب الرئيسي Master Oscillator. · الإشارة CLK88: هي إشارة التوقيت الأساسي للمعالج ولحاكم الناقلة. · الإشارة PCLK: هي إشارة نبضات الساعة للوحدات الطرفية Peripheral Clock وترددها نصف تردد CLK88. · الإشارة RESET: هي إشارة إعادة الوضع الرئيسي للنظام Master System Reset Line · الإشارة READY: وهي إشارة تستخدم لتزامن (Synchronize) المعالج بصدر توقيت النظام الكلي من الرقاقة 8284 التي بالموضع U11. وتعمل نبضات الساعة الرئيسية OSC عند تردد 14.31818 MHz والتي تتولد عن طريق البلورة Y1 والمكثف P1 كما هو مبين بشكل 4-5 ومن المعروف أن هذا التردد قد استخدم في توافقية نظام الألوان NTSC بالتليفزيون الملون U.S القياسي كذلك يتم قسمة تردد (14.31818) OSC على 4 للحصول على تردد تفجير الألوان الأساسي 3.579545 MHz (Fundamental Color-Burst frequency) المستخدم في النظام NTSC القياسي. تستخدم الإشارة OSC لخلق خرج إشارة الصورة ا...

نظراً لأن لوحة النظام معقده جداً فإننا سوف نقسمها حسب وظائفها الرئيسية الآتية: أولاً: التوقيت الرئيسي للنظام: ويتكون من إشارات ساعة النظام System Clocks ودائرة الانتظار Wait Circuitry وإشارة إعادة ضبط النظام الرئيسية Master System Reset ثانياً: وحدة المعالجة الرئيسية: وتتكون من المعالجات 8087, 8088 والوحدات الوسيطة لناقلة المعالج Processor Bus Buffers ثالثاً: دائرة الـ ROM: تشتمل على رقاقات الـ ROM ومعهم دوائر فك شفرة العنوان واختيار الرقاقات Decode And Select Circuit رابعاً: RAM الرئيسية وتشتمل على رقاقات الذاكرة وناقلة الذاكرة ودائرة الإنعاش Refresh Circuitry ودائرة المطابقة للذاكرة. خامساً: حاكم الوصول المباشر للذاكرة: وتشتمل على رقاقة حاكم الوصول المباشر للذاكرة 8237 ورقاقة مسجل الصفحة DMA Page RAM ودائرة منطق تحكم الوصول المباشر DMA Control Logic سادساً: المقاطعة: وتشتمل على رقاقة حاكم المقاطعة 8259A ودائرة منطق التحكم للرقاقة Control Logic سابعاً : دائرة الإدخال/الإخراج الداخلية Internal 1/0: وتشتمل على رقاقة منافذ الإدخال/الإخراج القابلة للبرمجة 8255 ورقاقة...

تتكون لوحة نظام الحاسب IBM PC-XT من ثلاث ناقلات هي كما يلي: 1- ناقلة المعالج Processor Bus: وهي تربط كل من المعالج الدقيق 8088 MPU والمعالج المساعد (Math Processor) 8087 وحاكم المقاطعة 8259A (Interrupt Controller) وحاكم الناقلة (Bus Controller) 8288 بعضهم ببعض. ويتم إمرار هذه الناقلة بوحدات وسيطة (Buffers) كما هو مبين بشكل 5-1 2- ناقلة النظام System Bus: وهي الناقلة الرئيسية التي يتم توصيل (Plug) جميع اللوحات الحاكمة controller boards بها وتتكون هذه الناقلة من كل من ناقلة العناوين address bus أي الإشارات من A0 إلى A19 وناقلة البيانات data bus أي الإشارات من D0 إلى D1 وناقلة التحكم control bus أي الإشارات CLK, OSC, MEMW, MEMR, LOW, IOR وإشارة تمكين العنوان AEN كما هو مبين. ناقلة 1/0 الداخلية Internal 1/0 Bus: وهي تشتمل على رقاقة منافذ الإدخال/الإخراج 8255 ورقاقة حاكم الوصول المباشر للذاكرة 8237 ورقاقة التوقيت (Triple Timer) 8253 ورقاقات الذاكرة ROM BIOS و ROM BASIC ويتم إمرار هذه الناقلة أيضاً بوحدات وسيطة ما عدا رقاقات عناوين الوصول المباشر للذاكرة (DMA Address Drivers) فهي ت...