التوقيت الرئيسي للنظام main time for the system.

يستخدم الحاسب IBM PC-XT خمسة إشارات توقيت رئيسية هي:

READY, RESET, PCLK, CLK88, OSC

· الإشارة OSC: هي تردد البلورة الأساسي Fundamental Crystal Frequency وتنتج هذه الإشارة بواسطة المذبذب الرئيسي Master Oscillator.

· الإشارة CLK88: هي إشارة التوقيت الأساسي للمعالج ولحاكم الناقلة.

· الإشارة PCLK: هي إشارة نبضات الساعة للوحدات الطرفية Peripheral Clock وترددها نصف تردد CLK88.

· الإشارة RESET: هي إشارة إعادة الوضع الرئيسي للنظام Master System Reset Line

· الإشارة READY: وهي إشارة تستخدم لتزامن (Synchronize) المعالج بصدر توقيت النظام الكلي من الرقاقة 8284 التي بالموضع U11. وتعمل نبضات الساعة الرئيسية OSC عند تردد 14.31818 MHz والتي تتولد عن طريق البلورة Y1 والمكثف P1 كما هو مبين بشكل 4-5 ومن المعروف أن هذا التردد قد استخدم في توافقية نظام الألوان NTSC بالتليفزيون الملون U.S القياسي كذلك يتم قسمة تردد (14.31818) OSC على 4 للحصول على تردد تفجير الألوان الأساسي 3.579545 MHz (Fundamental Color-Burst frequency) المستخدم في النظام NTSC القياسي. تستخدم الإشارة OSC لخلق خرج إشارة الصورة الملونة المركبة Composite Color Video Output عن طريق لوحة تحكم الشاشة الملونة من النوع (Color Graphics Adapter) CGA

يستخدم المعالج 8088 الإشارة CLK88 للتوقيت الداخلي له. ويتم الحصول على هذه الإشارة بقسمة تردد الإشارة (14.31818 MHz) على 3 فيكون تردد الإشارة CLK88 هو 4.7727266 MHz (أنظر شكل 4-5) كذلك يتم الحصول على الإشارة PCLK من الرقاقة 8286 وتستخدم الرقاقة (Triple Time) 8253 الموجودة بالموقع U34 هذه الإشارة وكذلك دائرة لوحة المفاتيح تستخدم نفس الإشارة. وتتولد إشارة PCLK عن طريق قسمة تردد الإشارة CLK88 على 2 داخل الرقاقة 8284 وبالتالي فإن تردد PCLK هو 2.386383 MHz أنظر شكل (4-5) يتم الحصول على إشارة RESET من إشارة Power Good القادمة من وحدة التغذية Power Supply ويتم تزامن هذه الإشارة مع إشارة CLK88 داخل الرقاقة 8284 (أنظر شكل 4-5) يتم الحصول على إشارة READY من مصدرين مختلفين هما كما يلي:

المصدر الأول: وهو عن طرق الإشارة RAY1 والتي تسمى DMA WAIT والتي تدخل في الرقاقة 8284 وتأتي إشارة DMA WAIT من دائرة الـ DMA تذكر عدم الحاجة للمعالج في حالة عملية الـ DMA، لذلك يجب إبلاغ المعالج بالتوقف عن الوصول للناقلات وأن يدخل حالة الانتظار.

المصدر الثاني: وهو عن طرق الإشارة AEN1 الداخلة إلى الرقاقة 8284 وتسمى هذه الإشارة RAY/WAIT ويستخدم هذه الإشارة أجهزة الإدخال/الإخراج "معروف أنها أبطأ من المعالج" لإخبار المعالج بالانتظار حتى تكون جاهزة لنقل البيانات ويتم دفع الإشارة بواسطة الرقاقات U82, U83, U84, U98 ودائرة الـ DMA (أنظر شكل 5-5).

بالرجوع لشكل 5-5 نجد أنه عند الوصول لوحدة 1/0 بأحد الإشارتين XIOR أو XIOW (النقطة 1) سوف يتسبب هذا في أن يصبح الخط RDY/WAIT (عالي) وهذا يجعل المعالج ينتظر (النقطة 2) وفي دورة السعة التالية للمعالج التي هي إشارة CLK88 بعد إمرارها بالوسيط U15 فإنها تسبب ترك حالة الإنتظار عن طريق إشعال U98 (النقطة 3) وتكون النتيجة دورة حالة انتظار واحدة Wait State One-Cycle عند تركيب جهاز 1/0 بطئ بناقلة أحد مجاري التوسيع Bus Slot فإن هذا يجعل الخط 1/0 CH RDY عند منطق منخفض مسبباً ذلك حدوث حالة انتظار غير محددة. ويرجع هذا إلى أن الخط 1/0 CH RDY متصل مباشرة بخط الضبط المسبق Preset Line للرقاقة U82 عند طرفها رقم 10 (النقطة 4) ويدفع هذا أن الطرف Q رقم 9 بالرقاقة U82 يظل (عالي) بصرف النظر عن حالة إشارات الدخل الأخرى لهذا القلاب (Flip-Flop) وبمجرد أن يتحرر هذا الخط عن طريق الجهاز الخارجي البطيء Slow External Device فإن المعالج يستأنف عمله بدورة الساعة التالية Processor Clock Cycle

هناك ملحوظة مهمة يجب تداركها وهي أنه إذا ظل الخط 1/0 CH RDY منخفضاً لمدة أكثر من دورة ساعة فإن المخارج Q,Q للقلاب U82 سيكون كلاهما (عالي) لأن كل من PS(4) و CL(5) (منخفضاً) لأول وهله تبدو هذه الحالة خطاً ولكن فهي مسموح بها في القلاب 7474 بمجرد أن يقوم الجهاز الخارجي بتحرير حالة الانتظار فإن الخط RDY/WAIT يصبح فعالاً قبل أن تصبح الإشارة RDY TO DMA كذلك. تم تلخيص توقيت النظام الكلي في شكل 6-5